## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-314373

(P2002-314373A)

(43)公開日 平成14年10月25日(2002.10.25)

(51) Int.Cl.7

識別記号

 $\mathbf{F}$  I

テーマコード(**参考**)

H03H 11/04

H03H 11/04

C 5J098

E

G

# 審査請求 未請求 請求項の数10 OL (全 14 頁)

(21)出願番号

特顧2001-111486(P2001-111486)

(22)出顧日

平成13年4月10日(2001.4.10)

(71)出顧人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72)発明者 笹畑 昭弘

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(72)発明者 中尾 元保

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(74)代理人 100079441

弁理士 広瀬 和彦


最終頁に続く

#### (54) 【発明の名称】 可変減衰器

# (57)【要約】

【課題】 大きな減衰量が設定可能で、製造コストを低下させ、装置全体の小型化が可能な可変減衰器を提供する。

【解決手段】 FET2のドレインに誘導素子3を直列接続すると共に、FET2と誘導素子3との直列接続に対して容量素子4を並列接続し、共振型のSPSTスイッチ1を構成する。また、FET2のソースには電圧Vsを印加する定電圧源7を接続すると共に、FET2のゲートにはFET2をオン状態とピンチオフ近傍の状態とに切換える可変電圧発生器9を接続する。そして、可変電圧発生器9によってFET2のゲートに対してピンチオフ電圧近傍の電圧Vαを印加することによって、SPSTスイッチ1を閉成すると共に、端子5,6間の減衰量を可変に設定することができる。



#### 【特許請求の範囲】

【請求項1】 FETと、該FETのソースまたはドレインに直列接続された誘導素子と、該誘導素子とFET との直列接続に対して並列接続された容量素子と、該容量素子の両端にそれぞれ接続された第1,第2の端子と、前記FETのゲート電圧を変化させ前記第1の端子と第2の端子との間の信号の減衰量を可変に設定する減衰量設定器とによって構成してなる可変減衰器。

1

【請求項2】 前記FETのソースまたはドレインには一定電圧を付与する定電圧源を接続し、前記減衰量設定器は、前記FETのゲートに接続されゲートの電圧を可変に設定する可変電圧発生器である請求項1に記載の可変減衰器。

【請求項3】 前記FETのゲートを接地し、前記減衰量設定器は、前記FETのソースまたはドレインに接続されソースまたはドレインの電圧を可変に設定する可変電圧発生器である請求項1に記載の可変減衰器。

【請求項4】 第1のFETと、該第1のFETのソースまたはドレインに直列接続された第1の誘導素子と、該第1の誘導素子と第1のFETとの直列接続に対して並列接続された第1の容量素子と、

第2のFETと、該第2のFETのソースまたはドレインに直列接続された第2の誘導素子と、該第2の誘導素子と第2のFETとの直列接続に対して並列接続された第2の容量素子と、

前記第1,第2の容量素子の一端に接続された第1の端子と、前記第1の容量素子の他端に接続された第2の端子と、前記第2の容量素子の他端に接続された第3の端子と、

前記第2のFETのゲート電圧を変化させ前記第1の端子と第3の端子との間を導通または遮断する電圧切換器

前記第1のFETのゲート電圧を変化させ前記第1の端子と第2の端子との間の信号の減衰量を可変に設定する減衰量設定器とによって構成してなる可変減衰器。

【請求項5】 一のFETと、該一のFETのソースまたはドレインに直列接続された誘導素子と、該誘導素子と一のFETとの直列接続に対して並列接続された容量素子と、該容量素子と前記FETとの接続部にソースまたはドレインが接続された他のFETと、

前記容量素子と一のFETとの接続点に接続された第1 の端子と、前記容量素子を挟んで該第1の端子の反対側 に接続された第2の端子と、前記他のFETを挟んで前 記第1の端子の反対側に接続された第3の端子と、

前記2つのFETのゲート電圧を変化させ前記第1の端子と第2の端子との間の信号の減衰量を可変に設定する減衰量設定器とによって構成してなる可変減衰器。

【請求項6】 前記他のFETのソースとドレインとの間には、他の誘導素子を並列接続する構成としてなる請求項5に記載の可変減衰器。

【請求項7】 前記2つのFETのゲートを接地し、前記減衰量設定器は、前記2つのFETを接続する第1の端子に接続され前記2つのFETのソースまたはドレインの電圧を可変に設定する可変電圧発生器である請求項6または7に記載の可変減衰器。

【請求項8】 前記第2の端子と第3の端子のうち一方の端子を高周波グランドに接続し、これら2つの端子のうち他方の端子と前記第1の端子との間にSPSTスイッチを構成してなる請求項5,6または7に記載の可変 10 減衰器。

【請求項9】 前記SPSTスイッチを複数個直列接続してSPDTスイッチを構成してなる請求項8に記載の可変減衰器。

【請求項10】 FETと、該FETのソースまたはドレインに直列接続された誘導素子と、該誘導素子とFETとの直列接続に対して並列接続された容量素子と、該容量素子の両端にそれぞれ接続された第1,第2の端子とによってSPST構造体を構成し、該SPST構造体を複数個並列接続し、該各SPST構造体のFETにはFETのゲート電圧を変化させ前記第1の端子と第2の端子との間の信号の減衰量を可変に設定する減衰量設定器を接続してなる可変減衰器。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、高周波信号を導通、遮断するSPST (Single-Pole Single-Through) スイッチ、SPDT (Single-Pole Dual-Through) スイッチ等に用いて好適な可変減衰器に関し、特に、導通時の高周波信号の減衰量を可変に設定することができる可変減衰器に関する。

## [0002]

【従来の技術】一般に、高周波信号を導通、遮断する高周波スイッチとして、電界効果トランジスタ(以下、FETという)、誘導素子、容量素子等からなる共振型のものが知られている(例えば、特開2000-114950号公報等)。このような高周波スイッチでは、誘導素子のインダクタンスと容量素子の容量とを適宜設定することによって、FETのオン、オフ動作に合わせて高周波スイッチを並列共振状態と直列共振状態とで切換える。これにより、従来技術による高周波スイッチは、直列共振状態で高周波信号を導通し、並列共振状態で高周波信号を遮断している。

【0003】また、このような高周波スイッチに高周波信号を減衰させるための可変減衰器を取付ける場合には、高周波スイッチを構成するFETとは別個に減衰器用のFETを接続していた。これにより、減衰器用のFETのゲートーソース間の印加電圧を制御し、ドレインーソース間を導通する高周波信号の減衰量を可変に制御していた。

## 50 [0004]

【発明が解決しようとする課題】ところで、上述した従来技術では、高周波スイッチと可変減衰器とを別々に構成していた。このため、GaAs等の高価な材料からなるMMIC(MonolithicMicrowave Integrated Circuit)上に高周波スイッチと可変減衰器とを構成した場合、装置全体が大型化し、製造コストが上昇するという問題がある。また、減衰器用のFETのみによって減衰量を設定するため、大きな減衰量を設定することができないという問題もある。

【0005】本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、大きな減衰量が設定可能で、製造コストを低下させ、装置全体の小型化が可能な可変減衰器を提供することにある。

#### [0006]

【課題を解決するための手段】上述した課題を解決するために、請求項1の発明による可変減衰器は、FETと、該FETのソースまたはドレインに直列接続された誘導素子と、該誘導素子とFETとの直列接続に対して並列接続された容量素子と、該容量素子の両端にそれぞれ接続された第1,第2の端子と、前記FETのゲート電圧を変化させ前記第1の端子と第2の端子との間の信号の減衰量を可変に設定する減衰量設定器とによって構成したことにある。

【0007】このように構成することによって、FETをオン状態としたときに、2つの端子間を遮断状態とし、FETをオフ状態としたときに、2つの端子間を導通状態とすることができる。また、減衰量設定器は、例えばFETをピンチオフ近傍の状態とし、2つの端子間を導通状態としたときの減衰量を可変に設定することができる。

【0008】また、FET、誘導素子、容量素子からなる共振型のSPSTスイッチによって減衰器を構成したから、FET単独で減衰器を構成する場合に比べて、減衰量の設定範囲を広げることができると共に、減衰量を大きくすることができる。

【0009】請求項2の発明は、FETのソースまたはドレインには一定電圧を付与する定電圧源を接続し、減衰量設定器をFETのゲートに接続されゲートの電圧を可変に設定する可変電圧発生器によって構成したことにある。

【0010】これにより、FETには定電圧源による一定電圧と可変電圧発生器による電圧との電位差をゲート電圧 (ゲート-ソース間またはゲート-ドレイン間の電圧) として印加することができ、この電位差によって2つの端子間の減衰量を可変に設定することができる。

【0011】請求項3の発明は、FETのゲートを接地し、減衰量設定器をFETのソースまたはドレインに接続されソースまたはドレインの電圧を可変に設定する可変電圧発生器によって構成したことにある。

【0012】これにより、FETには接地電圧と可変電

圧発生器による電圧との電位差をゲート電圧として印加し、2つの端子間の減衰量を可変に設定することができる。このため、FETのソースまたはドレインに単一の可変電圧発生器を接続することによって減衰量を設定できる。

【0013】請求項4の発明による可変減衰器は、第1 のFETと、該第1のFETのソースまたはドレインに 直列接続された第1の誘導素子と、該第1の誘導素子と 第1のFETとの直列接続に対して並列接続された第1 10 の容量素子と、第2のFETと、該第2のFETのソー スまたはドレインに直列接続された第2の誘導素子と、 該第2の誘導素子と第2のFETとの直列接続に対して 並列接続された第2の容量素子と、前記第1, 第2の容 量素子の一端に接続された第1の端子と、前記第1の容 量素子の他端に接続された第2の端子と、前記第2の容 量素子の他端に接続された第3の端子と、前記第2のF ETのゲート電圧を変化させ前記第1の端子と第3の端 子との間を導通または遮断する電圧切換器と、前記第1 のFETのゲート電圧を変化させ前記第1の端子と第2 20 の端子との間の信号の減衰量を可変に設定する減衰量設 定器とによって構成したことにある。

【0014】このように構成することによって、電圧切換器を用いて第2のFETをオン状態としたときに第1,第3の端子間を遮断状態とし、第2のFETをオフ状態としたときに第1,第3の端子間を導通状態とすることができる。また、減衰量設定器を用いて第1のFETをオン状態としたときに第1,第2の端子間を遮断状態とし、第1のFETをオフ近傍の状態としたときに2つの端子間を導通状態とすることができる。そして、この導通状態では、減衰量設定器を用いて第1のFETをピンチオフ状態近傍で作動させることによって、2つの端子間を導通する信号を減衰させることができる。

【0015】請求項5の発明による可変減衰器は、一の FETと、該一のFETのソースまたはドレインに直列 接続された誘導素子と、該誘導素子と一のFETとの直 列接続に対して並列接続された容量素子と、該容量素子 と前記FETとの接続部にソースまたはドレインが接続 された他のFETと、前記容量素子と一のFETとの接 続点に接続された第1の端子と、前記容量素子を挟んで 10 該第1の端子の反対側に接続された第2の端子と、前記 他のFETを挟んで前記第1の端子の反対側に接続され た第3の端子と、前記2つのFETのゲート電圧を変化 させ前記第1の端子と第2の端子との間の信号の減衰量 を可変に設定する減衰量設定器とによって構成したこと にある。

【0016】このように構成することによって、減衰量 設定器を用いて2つのFETをオン状態としたときに第 1,第2の端子間を遮断状態とすると共に、第1,第3の 端子間を導通状態とすることができる。また、減衰量設 50 定器を用いて2つのFETをオフ状態としたときに第 1,第2の端子間を導通状態とすると共に、第1,第3の端子間を遮断状態とすることができる。

【0017】さらに、FET、誘導素子、容量素子によって共振型のSPST部を構成できると共に、減衰量設定器を用いてこのSPST部のFETを例えばピンチオフ状態の近傍で動作させることによって、第1,第2の端子間の減衰量を可変に設定することができる。また、SPST部と他のFETとを連動して動作させることができるから、減衰量設定器によりSPST部のインピーダンスを高くすることで、他のFETのインピーダンスは低くなり、SPST部のインピーダンスを低くすることで、他のFETのインピーダンスを低くすることで、他のFETのインピーダンスを低くすることで、他のFETのインピーダンスを低くすることができる。この端子に対するインピーダンスの変動を抑制することができる。

【0018】請求項6の発明は、他のFETのソースとドレインとの間には、他の誘導素子を並列接続する構成としたことにある。

【0019】これにより、他のFETがオフ状態となったときには、他のFETのオフ容量と他の誘導素子とを並列共振させることができ、第1,第3の端子間のアイソレーションを大きくすることができる。

【0020】請求項7の発明は、2つのFETのゲートを接地し、減衰量設定器を、2つのFETを接続する第1の端子に接続され2つのFETのソースまたはドレインの電圧を可変に設定する可変電圧発生器によって構成したことにある。

【0021】これにより、2つのFETには接地電圧と可変電圧発生器による電圧との電位差をゲート電圧として印加し、第1,第2の端子間の減衰量を可変に設定することができる。このため、2つのFETのソースまた 30はドレインに単一の可変電圧発生器を接続することによって減衰量を設定できる。

【0022】請求項8の発明は、第2の端子と第3の端子のうち一方の端子を高周波グランドに接続し、これら2つの端子のうち他方の端子と前記第1の端子との間にSPSTスイッチを構成したことにある。

【0023】これにより、例えば第3の端子を高周波グランドに接続した場合には、第1,第2の端子間を導通状態としたときには、第1,第2の端子を遮断状態とすることができる。また、第1,第2の端子間を遮断状態としたときには、第1,第3の端子を導通状態とし、第1の端子をアースに接続することができる。このため、第1,第2の端子間の導通状態と遮断状態とのアイソレーションを大きくすることができるから、減衰量の変化可能な範囲を広げることができる。

【0024】請求項9の発明は、SPSTスイッチを複数個直列接続してSPDTスイッチを構成したことにある。

【0025】これにより、複数個のSPSTスイッチを にそれぞれ 用いてSPDTスイッチを構成するから、通過電力量を *50* のである。

増加させることができる。

【0026】請求項10の発明による可変減衰器は、FETと、該FETのソースまたはドレインに直列接続された誘導素子と、該誘導素子とFETとの直列接続に対して並列接続された容量素子と、該容量素子の両端にそれぞれ接続された第1,第2の端子とによってSPST構造体を構成し、該SPST構造体を複数個並列接続し、該各SPST構造体のFETにはFETのゲート電圧を変化させ前記第1の端子と第2の端子との間の信号の減衰量を可変に設定する減衰量設定器を接続する構成としている。

6

【0027】これにより、端子間での通過電力の許容量を大きくでき、より大きな電力を減衰させることができる。

#### [0028]

【発明の実施の形態】以下、本発明の実施の形態による 可変減衰器を添付図面に従って詳細に説明する。

【0029】まず、図1および図2は本発明の第1の実施の形態による可変減衰器をSPSTスイッチに適用し 20 た場合を示している。

【0030】図において、1はSPSTスイッチで、該 SPSTスイッチ1は、後述のFET2、誘導素子3、 容量素子4によって構成されている。

【0031】2はSPSTスイッチ1の開成、閉成を設定するFETで、該FET2のドレインには、後述の誘導素子3が直列接続され、ゲートには可変電圧発生器9が接続されている。また、FET2は、そのオン時に微小な抵抗値Ronをもった抵抗と等価となると共に、そのオフ時にはオフ容量Coffをもった容量素子と等価になる。なお、図1のおいて、FET2の各端子に関しては、ドレインのみ符号Dを付し、ソースおよびゲートに関しては省略しており、図3以降においても同様に省略する。

【0032】3はFET2に直列接続された誘導素子で、該誘導素子3は、その一端がFET2のドレインに接続されると共に、他端が容量素子4に接続されている。そして、誘導素子3は、信号周波数F0でFET2のオフ容量Coffと共振するインダクタンスLを有している。

【0033】4はFET2と誘導素子3との直列接続に対して並列接続された容量素子で、該容量素子4は、その一端(接続点a)がFET2のソースに接続されると共に、他端(接続点b)が誘導素子3の他端に接続されている。そして、容量素子4は、FET2のオフ容量Coffとほぼ等しい容量Cを有している。

【0034】5,6は容量素子4の両端(接続点a,b)にそれぞれ接続された第1,第2の端子で、該第1,第2の端子5,6は、例えばアンテナと送信回路とにそれぞれ接続され、高周波信号が入力、出力されるものである。

【OO35】7はFET2のソースに接続された定電圧 源で、該定電圧源7は、抵抗8を介してFET2のソー スおよび第1の端子5 (接続点a)に接続されている。 そして、定電圧源7は、例えば3V程度の電圧VsをF ET2のソースに印加している。

【0036】9はFET2のゲートに接続された可変電 圧発生器で、該可変電圧発生器9は、例えば3V程度の 電圧Vccを分圧するために互いに直列接続された固定抵 抗9Aと可変抵抗9Bとによって構成されている。ま た、可変電圧発生器9は、その出力端子が抵抗10を介 してFET2のゲートに接続されている。そして、可変 電圧発生器9は、可変抵抗9Bの抵抗値を可変に設定す ることによって、FET2のピンチオフ電圧近傍の電圧 Vαと電圧Vccとで切換え、この電圧Vα, VccをFE T2のゲートに印加している。

【0037】本実施の形態によるSPSTスイッチ1は 上述のように構成されるものであり、次にその作動につ いて図1および図2を参照しつつ説明する。

【0038】まず、SPSTスイッチ1を開成するとき には、可変電圧発生器9は、FET2のゲートに対して ソースの電圧Vsとほぼ等しい電圧Vccを印加する。こ れにより、FET2は、オン状態となって微小な抵抗値 Ronをもった抵抗と等価になるから、ほとんど無視でき る。このため、第1、第2の端子5、6間には、誘導素 子3と容量素子4とが並列に接続された状態になる。こ のとき、誘導素子3と容量素子4とは信号周波数F0で 並列共振するから、第1,第2の端子5,6間のインピ ーダンスはほぼ無限大となり、SPSTスイッチ1は開 成する。

【0039】一方、SPSTスイッチ1を閉成するとき には、可変電圧発生器9は、FET2のゲートに対して 例えばピンチオフ電圧近傍の電圧 Vαを印加する。この とき、電圧 $V\alpha$ は、FET2がピンチオフ状態からオフ 状態になる間の電圧値に設定されている。これにより、 FET2は、ほぼオフ状態となってオフ容量Coffをも った容量素子にほぼ等価になる。このとき、誘導素子3 とFET2のオフ容量Coffは信号周波数F0で直列共振 するから、第1、第2の端子5、6間のインピーダンス は零近傍まで低下し、SPSTスイッチ1は閉成する。

【0040】また、SPSTスイッチ1を閉成したとき には、可変電圧発生器9は、FET2のゲートに対して ピンチオフ電圧近傍の電圧 Vαを印加する。このため、 FET2はほぼオフ状態となるものの、その容量はオフ 容量Coffに対して僅かにずれた値となる。この結果、 第1、第2の端子5、6間のインピーダンスはFET2 にオフ電圧を印加したときよりも上昇し、第1,第2の 端子5,6間を通過する高周波信号は減衰する。従っ て、可変電圧発生器9は、SPSTスイッチ1を閉成す るときにFET2のゲートに印加する電圧を適宜設定す ることによって、図2中の減衰量Aを可変に設定するこ 50 でも第1の実施の形態と同様の作用効果を得ることがで

とができる。

【0041】特に、本実施の形態によるSPSTスイッ チ1では、FET2のオン状態、オフ状態に連動して並 列共振状態、直列共振状態を切換えて開成、閉成する共 振型のものを用いている。このため、SPSTスイッチ 1を開成、閉成したときのアイソレーション (図2中の 特性線S1, S2の差)は、FET単独のアイソレーショ ンに比べて大きくなっている。そして、可変電圧発生器 9を用いてFET2のゲート電圧 (ゲートーソース間の 10 電圧)を可変に設定することによって、このアイソレー ションの範囲内で第1, 第2の端子5, 6間の減衰量A を矢示B方向に向けて変化させることができ、減衰量A を可変に設定することができる。従って、本実施の形態 では、FET単独で減衰器を構成したときに比べて、減 衰量Aの設定範囲を広げることができると共に、減衰量 Aを大きくすることができる。

8

【0042】かくして、本実施の形態では、FET2に は可変電圧発生器9を接続したから、FET2をオン状 態としたときに、2つの端子5,6間を遮断状態とし、 20 FET2をピンチオフ近傍の状態としたときに、2つの 端子5,6間を導通状態とすることができる。また、可 変電圧発生器9によってFET2をピンチオフ近傍の状 態としたから、SPSTスイッチ1を導通状態としたと きの減衰量Aを可変に設定することができる。

【0043】このため、SPSTスイッチ1内に減衰器 を一体的に設けることができるから、従来技術のように 減衰器用のFET等を別途設ける必要がなく、装置全体 を小型化し、製造コストを低減することができる。

【0044】また、共振型のSPSTスイッチ1によっ て減衰器を構成したから、FET単独で減衰器を構成す る場合に比べて、減衰量Aの設定範囲を広げることがで きると共に、減衰量Aを大きくすることができる。

【0045】次に、図3は第2の実施の形態による可変 減衰器を示し、本実施の形態の特徴は、FETのソース に可変電圧発生器を接続すると共に、ゲートをアースに 接続したことにある。なお、本実施の形態では前記第1 の実施の形態と同一の構成要素に同一の符号を付し、そ の説明を省略するものとする。

【0046】11はFET2のソースに接続された可変 40 電圧発生器で、該可変電圧発生器11は、その出力端子 が抵抗12を介してFET2のソースに接続されてい る。そして、可変電圧発生器11は、FET2のピンチ オフ電圧近傍の電圧Vαと接地電圧(OV)とで切換 え、この電圧 V α,接地電圧を F E T 2 のソースに印加 している。

【0047】また、本実施の形態では、FET2のゲー トはアース13に接続されている。これにより、FET 2のゲートは接地電圧に固定されている。

【0048】かくして、本実施の形態による可変減衰器

きる。しかし、本実施の形態では、FET2のゲートをアース13に接続し、FET2のソースに可変電圧発生器11を接続したから、可変電圧発生器11によってFET2のソースに電圧 $V\alpha$ ,接地電圧を印加し、FET2のゲートーソース間の電位差(ゲート電圧)を変化させ、FET2のオン状態、オフ状態を切換えることができる。このため、第1の実施の形態に比べて、FET2にはソースのみに電圧を印加すればよく、構成を簡略化し、製造コストを低減することができる。

【0049】次に、図4は第3の実施の形態による可変減衰器を示し、本実施の形態の特徴は、可変減衰器をSPDTスイッチに適用したことにある。なお、本実施の形態では前記第1の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。

【0050】21はSPDTスイッチで、該SPDTスイッチ21は、第1の実施の形態によるSPSTスイッチ1と同様の構成を有する第1,第2のSPST部22,23を相互に直列接続することによって構成されている。

【0051】24は第1のSPST部22を構成する第 1のFETで、該FET24のドレインには後述の誘導 素子25が直列接続され、ゲートには可変電圧発生器3 3が接続されると共に、ソースには第2のFET27の ソースが接続されている。また、FET24は、そのオン時に微小な抵抗値Ronlをもった抵抗と等価となると 共に、そのオフ時にはオフ容量Cofflをもった容量素子と等価になる。

【0052】25は第1のFET24に直列接続された第1の誘導素子で、該誘導素子25は、その一端がFET24のドレインに接続されると共に、他端が容量素子26に接続されている。そして、誘導素子25は、信号周波数でFET24のオフ容量Coff1と共振するインダクタンスL1を有している。

【0053】26はFET24と誘導素子25との直列接続に対して並列接続された第1の容量素子で、該容量素子26は、その一端(接続点a)がFET24のソースに接続されると共に、他端(接続点b)が誘導素子25の他端に接続されている。そして、容量素子26は、FET24のオフ容量Coff1と等しい容量C1を有している。

【0054】27は第2のSPST部23を構成する第2のFETで、該FET27のドレインには後述の誘導素子28が直列接続され、ゲートにはFET27のオン状態、オフ状態を切換える固定電圧発生器34が接続されると共に、ソースにはFET24のソースが接続されている。また、FET27は、そのオン時に微小な抵抗値Ron2をもった抵抗と等価となると共に、そのオフ時にはオフ容量Coff2をもった容量素子と等価になる。

【0055】28は第2のFET27に直列接続された 第2の誘導素子で、該誘導素子28は、その一端がFE 50

T27のドレインに接続されると共に、他端が容量素子 29に接続されている。そして、誘導素子28は、信号 周波数でFET27のオフ容量Coff2と共振するインダ クタンスL2を有している。

10

【0056】29はFET27と誘導素子28との直列接続に対して並列接続された第2の容量素子で、該容量素子29は、その一端(接続点a)がFET24,27のソースおよび第1の容量素子26の一端に接続されると共に、他端(接続点b)が誘導素子28の他端に接続されている。そして、容量素子29は、FET27のオフ容量Coff2と等しい容量C2を有している。

【0057】30は第1,第2の容量素子26,29の一端(接続点a,a)に接続された第1の端子、31は第1の容量素子26の他端(接続点b)に接続された第2の端子、32は第2の容量素子29の他端(接続点b)に接続された第3の端子をそれぞれ示し、これらの端子30~32には、直流カット用の容量素子30A~32Aがそれぞれ接続されている。

【0058】33は第1のFET24のゲートに接続さ 20 れた可変電圧発生器で、該可変電圧発生器33は、FE T24のピンチオフ電圧近傍の電圧Vαと接地電圧(0 V)とで切換え、この電圧Vα、接地電圧をFET24 のゲートに印加している。

【0059】34は第2のFET27のゲートに接続された電圧切換器としての固定電圧発生器で、該固定電圧発生器34は、FET27のオフ電圧として例えば接地電圧(0V)とオン電圧として例えば3V程度の電圧Vccとで切換え、この接地電圧、電圧VccをFET27のゲートに印加している。

30 【0060】本実施の形態によるSPDTスイッチ21 は上述のように構成されるものであり、次にその作動に ついて表1を参照しつつ説明する。

【0061】まず、SPST部22を閉成し、SPST部23を開成するときには、可変電圧発生器33は第1のFET24のゲートに対してピンチオフ電圧近傍の電圧Vαを印加し、固定電圧発生器34は第2のFET27に対して接地電圧を印加する。このとき、第1のFET24はほぼオフ状態となって誘導素子25とFET24のオフ容量Coff1は信号周波数で直列共振すると共に、第2のFET27はオン状態となって誘導素子28と容量素子29とは信号周波数で並列共振する。これにより、第1,第2の端子30,31間のインピーダンスは零近傍まで低下し、SPST部22は閉成すると共に、第1,第3の端子30,32間のインピーダンスはほぼ無限大となり、SPST部23は開成する。

【0.062】このとき、FET24のゲートに対してピンチオフ電圧近傍の電圧 $V\alpha$ を印加しているから、FET24はほぼオフ状態となるものの、その容量はオフ容量Coff1に対して僅かにずれた値となる。この結果、第1、第2の端子3.0、3.1間のインピーダンスはFET

24にオフ電圧を印加したときよりも上昇し、第1,第 2の端子30,31間を通過する高周波信号を減衰させ ることができる。

【0063】一方、SPST部22を開成し、SPST 部23を閉成するときには、可変電圧発生器33は第1 のFET24のゲートに対して接地電圧を印加し、固定 電圧発生器34は第2のFET27に対して3V程度の 電圧Vccを印加する。これにより、FET24はオン状 態となって誘導素子25と容量素子26とは信号周波数 で並列共振すると共に、第2のFET27はオフ状態と なって誘導素子28とFET27のオフ容量Coff2は信 号周波数で直列共振する。これにより、第1, 第2の端 子30、31間のインピーダンスはほぼ無限大となり、 SPST部22は開成すると共に、第1, 第3の端子3 0,32間のインピーダンスはほぼ零となり、SPST 部23は閉成する。

12

### [0064]

# 【表1】

	FET240	FET 2 7 の
	ゲート電圧	ゲート電圧
端子1-2間:SW(ON)	1. [1.7]	0 [V]
端子1-3間:SW(OFF)	Vα[V]	
端子1-2間:SW(OFF)	0 [V]	Vcc[V]
端子1-3間:SW(ON)		

【0065】かくして、本実施の形態による可変減衰器 でも第1の実施の形態と同様の作用効果を得ることがで きる。特に、本実施の形態では、従来技術とほぼ同様な 20 印加している。 SPDTスイッチ21に対して可変電圧発生器33を接 続することによって容易に可変減衰器付きのSPDTス イッチ21を構成することができる。

【0066】次に、図5は第4の実施の形態による可変 減衰器をSPDTスイッチに適用した場合を示し、本実 施の形態の特徴は、SPST部にFETを直列接続する ことによってSPDTスイッチを構成したことにある。

【0067】41はSPDTスイッチで、該SPDTス イッチ41は、SPST部42と後述のFET46とを 直列接続することによって構成されている。

【0068】また、SPST部42は、第1の実施の形 態によるSPSTスイッチ1のFET2、誘導素子3、 容量素子4とほぼ同様なFET43、誘導素子44、容 量素子45によって構成されている。そして、FET4 3のドレインには誘導素子44の一端が直列接続される と共に、FET43と誘導素子44との直列接続に対し ては容量素子45が並列接続されている。

【0069】46はSPST部42に直列接続された他 のFETで、該FET46は、そのソースがFET43 のソースに接続されている。

【0070】47は容量素子45とFET43との接続 点aに接続された第1の端子、48は容量素子45を挟 んで該第1の端子47の反対側(接続点b)に接続され た第2の端子、49は他のFET46を挟んで第1の端 子47の反対側に接続された第3の端子をそれぞれ示 し、これらの端子47~49には、直流カット用の容量 素子47A~49Aがそれぞれ接続されている。

【0071】50はFET43,46のソースに接続さ れた定電圧源で、該定電圧源50は、抵抗51を介して FET43, 46のソースおよび第1の端子47 (接続 50 3, 46のゲートに対して3V程度の電圧Vccを印加す

点a)に接続されている。そして、定電圧源50は、例 えば3V程度の電圧VsをFET43,46のソースに

【0072】52はFET43,46のゲートに接続さ れた可変電圧発生器で、該可変電圧発生器52は、第1 の実施の形態による可変電圧発生器9と同様に、例えば 固定抵抗52A、可変抵抗52B等によって構成されて いる。そして、可変電圧発生器52は、FET43、4 6のピンチオフ電圧近傍の電圧 $V\alpha$ と電圧Vccとで切換 え、この電圧Vα, VccをFET43, 46のゲートに 印加している。

【0073】本実施の形態によるSPDTスイッチ41 30 は上述のように構成されるものであり、次にその作動に ついて表2を参照しつつ説明する。

【0074】まず、SPST部42を閉成し、FET4 6を開成するときには、可変電圧発生器52はFET4 3,46のゲートに対してピンチオフ電圧近傍の電圧V  $\alpha$ を印加する。このとき、FET43はほぼオフ状態と なって誘導素子44とFET43のオフ容量の信号周波 数で直列共振すると共に、他のFET46もオフ状態と なる。これにより、第1,第2の端子47,48間のイ ンピーダンスは零近傍まで低下し、SPST部42は閉 40 成すると共に、第1, 第3の端子47, 49間のFET 46は開成する。

【0075】このとき、FET43のゲートに対してピ ンチオフ電圧近傍の電圧 Vαを印加しているから、第 1, 第2の端子47, 48間のインピーダンスはFET 43にオフ電圧を印加したときよりも上昇し、第1,第 2の端子47,48間を通過する高周波信号を減衰させ ることができる。

【0076】一方、SPST部42を開成し、FET4 6を閉成するときには、可変電圧発生器52はFET4

る。これにより、FET43はオン状態となって誘導素 子44と容量素子45とは信号周波数で並列共振すると 共に、他のFET46もオン状態となる。これにより、 第1、第2の端子47、48間のインピーダンスはほぼ 無限大となり、SPST部42は開成すると共に、第 1, 第3の端子47, 49間のFET46は閉成する。

# [0077]

## 【表2】

	FET43, 46	
	のゲート電圧	
端子1-2間:SW(ON)	Vα[V]	
端子1-3間:SW(OFF)		
端子1-2間:SW(OFF)	Vcc[V]	
端子1-3間:SW(ON)		

【0078】かくして、本実施の形態による可変減衰器 でも第1の実施の形態と同様の作用効果を得ることがで きる。しかし、本実施の形態では、SPST部42とF ET46とを直列接続すると共に、可変電圧発生器52 をSPST部42のFET43のゲートとFET46の ゲートに接続したから、前述した第3の実施の形態に比 ベて単一の電圧を制御することによって、SPDTスイ ッチを切換えることができ、構成を簡略化し、製造コス トを低減することができる。

【0079】また、可変電圧発生器52をSPST部4 2のFET43のゲートとFET46のゲートに接続し たから、SPST部42とFET46とを同時に作動さ せることができる。即ち、可変電圧発生器52から出力 する電圧を電圧Vαから電圧Vccに切換えることによっ て、SPST部42を閉成から開成に切換えるのと一緒 にFET46を開成から閉成に切換えることができる。

【0080】このため、可変電圧発生器52を用いてS PST部42のインピーダンスを高くすることで、FE T46のインピーダンスは低くなり、SPST部42の インピーダンスを低くすることで、FET46のインピ ーダンスは高くなる。この結果、第3の実施の形態のよ うに、2つのSPST部が個別に切換わるのに比べて、 第1の端子47に対するインピーダンスの変動を抑制す ることができる。

【0081】次に、図6は第5の実施の形態による可変 減衰器付きSPDTスイッチを示し、本実施の形態の特 徴は、SPST部にFETを直列接続すると共に、該F ETに誘導素子を並列接続したことにある。なお、本実 施の形態では前記第4の実施の形態と同一の構成要素に 同一の符号を付し、その説明を省略するものとする。

【0082】61はFET46に並列接続された誘導素 子で、該誘導素子61は、その両端(接続点c, d)が FET46のソースとドレインとの間に接続されてい る。そして、誘導素子61は、信号周波数でFET46 50

14 のオフ容量Coff3と共振するインダクタンスL3を有し ている。

【0083】かくして、本実施の形態による可変減衰器 でも第4の実施の形態と同様の作用効果を得ることがで きる。しかし、本実施の形態では、FET46に誘導素 子61を並列接続したから、FET46が開成したとき には、FET46のオフ容量Coff3と誘導素子61とを 並列共振させることができる。このため、第4の実施の 形態のようにFET46単独の場合に比べて、第1,第 10 3の端子47,49間のアイソレーションを大きくする ことができる。

【0084】次に、図7は第6の実施の形態による可変 減衰器付きSPDTスイッチを示し、本実施の形態の特 徴は、SPST部にFETを直列接続すると共に、該S PST部とFETとの接続点に可変電圧発生器を接続し たことにある。なお、本実施の形態では前記第4の実施 の形態と同一の構成要素に同一の符号を付し、その説明 を省略するものとする。

【0085】71はFET43,46のソースに接続さ 20 れた可変電圧発生器で、該可変電圧発生器71は、その 出力端子が抵抗72を介してFET43,46のソース (接続点a)に接続されている。そして、可変電圧発生 器71は、FET43のピンチオフ電圧近傍の電圧Vα と接地電圧 (0 V) とで切換え、この電圧 V α, 接地電 圧をFET43、46のソースに印加している。

【0086】また、本実施の形態では、FET43,4 6のゲートはアース73にそれぞれ接続されている。こ れにより、FET43,46のゲートは接地電圧に固定 されている。

30 【0087】本実施の形態によるSPDTスイッチ41 は上述のように構成されるものであり、次にその作動に ついて表3を参照しつつ説明する。

【0088】まず、SPST部42を閉成し、FET4 6を開成するときには、可変電圧発生器 7 1 は F E T 4 3, 46のソースに対してピンチオフ電圧近傍の電圧V αを印加する。このとき、FET43はほぼオフ状態と なってSPST部42は閉成すると共に、他のFET4 6もほぼオフ状態となって開成する。このとき、SPS T部42が減衰器として作動するのは、第4の実施の形 40 態と同様である。

【0089】一方、SPST部42を開成し、FET4 6を閉成するときには、可変電圧発生器 7 1 は F E T 4 3,46のソースに対して接地電圧(0V)を印加す る。これにより、FET43はオン状態となってSPS T部42は開成すると共に、他のFET46もオン状態 となって閉成する。

[0090]

【表3】

	FET43, 46	
	のソース電圧	
端子1-2間:SW(ON)	Vα[V]	
端子1-3間:SW (OFF)		
端子1-2間:SW(OFF)	0 [V]	
端子1-3間:SW(ON)		

【0091】かくして、本実施の形態による可変減衰器でも第1の実施の形態と同様の作用効果を得ることができる。しかし、本実施の形態では、FET43,46のゲートをアース73に接続し、FET43,46のソースに可変電圧発生器71を接続したから、第4の実施の形態のように電圧を制御するための端子を2つのFETにそれぞれ接続する必要がなく、FET43,46間の単一の端子に接続すればよい。このため、第4の実施の形態に比べて、構成を簡略化し、製造コストを低減することができる。

【0092】次に、図8は第7の実施の形態による可変減衰器付きSPSTスイッチを示し、本実施の形態の特徴は、SPDTスイッチの第2,第3の端子のうち一方の端子を高周波の信号をアースに短絡する高周波グランドに接続したことにある。なお、本実施の形態では前記第4の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。

【0093】81は本実施の形態によるSPSTスイッチで、該SPSTスイッチ81は、第4の実施の形態によるSPDTスイッチ41の第2の端子48をアース82に接続することによって構成されている。そして、アース82は、SPST部42との間に信号周波数で導通する容量素子48Aを設けることによって、高周波グランドを形成している。

【0094】かくして、本実施の形態による可変減衰器でも第4の実施の形態と同様の作用効果を得ることができる。しかし、本実施の形態では、SPDTスイッチ41の第2の端子48をアース82に接続したから、第1,第3の端子47,49間を閉成するときにはSPST部42を開成し、第1,第3の端子47,49間を開成するときにはSPST部42を閉成することができる。このため、減衰量の変化可能な範囲を大きくすることができる。

【0095】なお、前記第7の実施の形態では、第2の端子48をアース82に接続するものとしたが、図9に示す第1の変形例のように、第2の端子48に代えて第3の端子49をアース82に接続してもよい。

【0096】この場合、図10に示す第2の変形例のようにFET43,46のゲートを接地し、FET43,46のソースには第6の実施の形態による可変電圧発生器71と同様の可変電圧発生器83を接続する構成としてもよい。

【0097】また、図8ないし図10中に二点鎖線で示すように、FET46のソースとドレインとの間には、第5の実施の形態による誘導素子61と同様の誘導素子84を並列接続する構成としてもよい。これにより、減衰量の変化可能な範囲をさらに大きくすることができる。

16

【0098】さらに、図11に示す第3の変形例のように第7の実施の形態に示すSPSTスイッチ81を2個直列に接続することによって、SPDTスイッチ91を10 構成してもよい。この場合、例えば一方のSPSTスイッチ81の第2の端子48と他方のSPSTスイッチ81の第3の端子49とを接続すると共に、これらの端子48,49に接続された容量素子48A,49Aを共有化するものである。これにより、減衰量の変化可能な範囲をさらに大きくすることができる。

【0099】この場合、図12に示す第4の変形例のようにFET43,46のソースに可変電圧発生器92を接続する構成とし、FET43,46のゲートをアース93に接続する構成としてもよい。また、図11、図12に示す第3,第4の変形例において、第5の実施の形態と同様にFET46には誘導素子(図示せず)を並列接続する構成としてもよく、3個以上のSPSTスイッチ81を直列接続してSPDTスイッチを構成してもよい

【0100】次に、図13は第8の実施の形態による可変減衰器付きSPSTスイッチを示し、本実施の形態の特徴は、減衰器構造体を複数個並列に接続したことにある。なお、本実施の形態では前記第1の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する30 ものとする。

【0101】101は本実施の形態によるSPSTスイッチで、該SPSTスイッチ101は、第1の実施の形態によるSPSTスイッチ1と同様にFET2、誘導素子3、容量素子4からなるSPST構造体102を複数個(例えば2個)並列に接続することによって構成されている。

【0102】かくして、本実施の形態でも第1の実施の 形態と同様の作用効果を得ることができる。しかし、本 実施の形態では、複数個のSPST構造体102を並列 40 接続することによってSPSTスイッチ101を構成し たから、第1の実施の形態に比べて通過電力の許容量を 大きくでき、より大きな電力を減衰させることができ る。

【0103】なお、第2, 第7の実施の形態でも同様に SPST構造体を複数個並列接続することが可能である。

【0105】さらに、一般に、FETにおいては、ドレ インとソースはゲートに対してほぼ対称な構造となって いるから、ドレインをソースとして、ソースをドレイン として用いることもできる。このため、前記各実施の形 態でも、各FETのドレインとソースの接続関係は固定 されるものではなく、ドレインとソースとを入れ替える 構成としてもよい。この場合、ゲート電圧は、ゲートー ドレイン間の電位差を示すものである。

#### [0106]

【発明の効果】以上詳述した通り、請求項1の発明によ れば、FETと、該FETに直列接続された誘導素子 と、該誘導素子とFETとの直列接続に対して並列接続 され容量素子と、該容量素子の両端にそれぞれ接続され た第1, 第2の端子と、前記FETのゲート電圧を変化 させ前記第1, 第2端子間の信号の減衰量を可変に設定 する減衰量設定器とによって構成したから、減衰量設定 器によってFETをピンチオフ近傍の状態で作動させ、 2つの端子間を導通状態としたときの減衰量を可変に設 定することができる。このため、FET、誘導素子、容 量素子からなるSPSTスイッチ内に減衰器を一体的に 設けることができるから、従来技術のように減衰器用の FET等を別途設ける必要がなく、装置全体を小型化 し、製造コストを低減することができる。

【0107】また、共振型のSPSTスイッチによって 減衰器を構成したから、FET単独で減衰器を構成する 場合に比べて、減衰量の設定範囲を広げることができる と共に、減衰量を大きくすることができる。

【0108】請求項2の発明によれば、FETのソース またはドレインには一定電圧を付与する定電圧源を接続 し、減衰量設定器をFETのゲートに接続されゲートの 電圧を可変に設定する可変電圧発生器によって構成した から、FETには定電圧源による一定電圧と可変電圧発 生器による電圧との電位差をゲート電圧として印加する ことができ、この電位差によって2つの端子間の減衰量 を可変に設定することができる。

【0109】請求項3の発明によれば、FETのゲート を接地し、減衰量設定器をFETのソースまたはドレイ ンに接続されソースまたはドレインの電圧を可変に設定 する可変電圧発生器によって構成したから、FETには 可変電圧発生器による電圧を印加してFETのゲート電 圧を変化させ、2つの端子間の減衰量を可変に設定する ことができる。このため、FETのソースまたはドレイ ンに単一の可変電圧発生器を接続することによって減衰 量を設定できる。

【0110】請求項4の発明によれば、第1のFET、 誘導素子、容量素子と、第2のFET、誘導素子、容量 素子とによってSPDTスイッチを構成し、第2のFE Tのゲート電圧を変化させ第1, 第3端子間で信号を導 通、遮断する電圧切換器と、第1のFETのゲート電圧 を変化させ前記第1,第2端子間の信号の減衰量を可変 50 また、第1,第2の端子間を遮断状態としたときには、

に設定する減衰量設定器とを設けたから、電圧切換器を 用いて第2のFETをオン状態としたときに第1,第3 の端子間を遮断状態とし、第2のFETをオフ状態とし たときに第1,第3の端子間を導通状態とすることがで きる。また、減衰量設定器を用いて第1のFETをオン 状態としたときに第1,第2の端子間を遮断状態とし、

18

第1のFETをピンチオフ近傍の状態としたときに2つ の端子間を導通状態とすることができる。

【0111】請求項5の発明によれば、FET、誘導素 10 子、容量素子に加えて他のFETを接続することによっ てSPDTスイッチを構成し、2つのFETのゲート電 圧を変化させ前記第1, 第2端子間の信号の減衰量を可 変に設定する減衰量設定器を設ける構成としたから、減 衰量設定器を用いて2つのFETをオン状態としたとき に第1,第2の端子間を遮断状態とすると共に、第1,第 3の端子間を導通状態とすることができる。また、減衰 量設定器を用いて2つのFETをオフ状態としたときに 第1,第2の端子間を導通状態とすると共に、第1,第3 の端子間を遮断状態とすることができる。

【0112】さらに、FET、誘導素子、容量素子によ って共振型のSPST部を構成できると共に、減衰量設 定器を用いてこのSPST部のFETを例えばピンチオ フ状態の近傍で動作させることによって、第1,第2の 端子間の減衰量を可変に設定することができる。また、 SPST部と他のFETとを連動して動作させることが できるから、第1の端子に対するインピーダンスの変動 を抑制することができる。

【0113】請求項6の発明によれば、他のFETのソ ースとドレインとの間には、信号周波数で他のFETの 30 オフ容量と共振するインダクタンスを有する他の誘導素 子を並列接続する構成としたから、他のFETがオフ状 態となったときには、他のFETのオフ容量と他の誘導 素子とを並列共振させることができ、第1,第3の端子 間のアイソレーションを大きくすることができる。

【0114】請求項7の発明によれば、2つのFETの ゲートを接地し、減衰量設定器を2つのFETの接続部 に接続され2つのFETのソースまたはドレインの電圧 を可変に設定する可変電圧発生器によって構成したか ら、2つのFETには可変電圧発生器による電圧を印加 40 し、第1, 第2の端子間の減衰量を可変に設定すること ができる。このため、2つのFETのソースまたはドレ インに単一の可変電圧発生器を接続することによって減 衰量を設定できる。

【0115】請求項8の発明によれば、第2,第3の端 子のうち一方の端子を高周波グランドに接続し、他方の 端子と第1の端子との間にSPSTスイッチを構成した から、例えば第3の端子を高周波グランドに接続した場 合には、第1, 第2の端子間を導通状態としたときに は、第1,第3の端子を遮断状態とすることができる。

第1, 第3の端子を導通状態とし、第1の端子をアース に接続することができる。このため、第1, 第2の端子 間の導通状態と遮断状態とのアイソレーションを大きく することができるから、減衰量の変化可能な範囲を広げ ることができる。

19

【0116】請求項9の発明によれば、SPSTスイッ チを複数個直列接続してSPDTスイッチを構成したか ら、通過電力量を大きくし、減衰量の変化可能な範囲を 広げることができる。

【0117】請求項10の発明によれば、FET、誘導 素子、容量素子等によって減衰器構造体を構成し、該減 衰器構造体を複数個並列接続したから、端子間での通過 電力の許容量を大きくでき、より大きな電力を減衰させ ることができる。

# 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態による可変減衰器を 適用したSPSTスイッチを示す電気回路図である。

【図2】図1中のSPSTスイッチによる周波数と伝送 特性との関係を示す特性線図である。

【図3】第2の実施の形態による可変減衰器を適用した 20 9, 11, 33, 52, 71, 83, 92 可変電圧発 SPSTスイッチを示す電気回路図である。

【図4】第3の実施の形態による可変減衰器を適用した SPDTスイッチを示す電気回路図である。

【図5】第4の実施の形態による可変減衰器を適用した SPDTスイッチを示す電気回路図である。

【図6】第5の実施の形態による可変減衰器を適用した SPDTスイッチを示す電気回路図である。

【図7】第6の実施の形態による可変減衰器を適用した SPDTスイッチを示す電気回路図である。

【図8】第7の実施の形態による可変減衰器を適用した 30 SPSTスイッチを示す電気回路図である。

【図9】第7の実施の形態の第1の変形例による可変減 衰器を適用したSPDTスイッチを示す電気回路図であ る。

【図10】第7の実施の形態の第2の変形例による可変 減衰器を適用したSPDTスイッチを示す電気回路図で ある。

【図11】第7の実施の形態の第3の変形例による可変 減衰器を適用したSPDTスイッチを示す電気回路図で ある。

【図12】第7の実施の形態の第4の変形例による可変 減衰器を適用したSPDTスイッチを示す電気回路図で ある。

【図13】第8の実施の形態による可変減衰器を適用し たSPSTスイッチを示す電気回路図である。

### 【符号の説明】

1, 101 SPSTスイッチ

2, 43 FET

3,44 誘導素子

4, 45 容量素子

5,30,47 第1の端子

6,31,48 第2の端子

7,50 定電圧源

生器

21, 41 SPDTスイッチ

24 第1のFET

25 第1の誘導素子

26 第1の容量素子

27 第2のFET

28 第2の誘導素子

29 第2の容量素子


32,49 第3の端子


34 固定電圧発生器(電圧切換器)


46 他のFET


61,84 他の誘導素子


102 SPST構造体





























フロントページの続き

F ターム(参考) 5J098 AA03 AA14 AA16 AB11 AC05 AC09 AC14 AC21 AD28 CA06